Introduktion PCIe 6.0

PCI-SIG-organisationen har annonceret den officielle udgivelse af PCIe 6.0-specifikationsstandarden v1.0, der erklærer fuldførelse.

I forlængelse af konventionen fortsætter båndbreddehastigheden med at fordobles, op til 128 GB/s (envejs) ved x16, og da PCIe-teknologi tillader fuld-dupleks tovejs dataflow, er den samlede tovejsgennemstrømning 256 GB/s.Efter planen vil der være kommercielle eksempler 12 til 18 måneder efter udgivelsen af ​​standarden, som er omkring 2023, skal være på serverplatformen først.PCIe 6.0 kommer tidligst i slutningen af ​​året med en båndbredde på 256 GB/s

Tilbage til selve teknologien anses PCIe 6.0 for at være den største ændring i PCIes næsten 20-årige historie.For at være ærlig er PCIe 4.0/5.0 en mindre ændring af 3.0, såsom 128b/130b-kodningen baseret på NRZ (Non-Return-to-Zero).

PCIe 6.0 skiftet til PAM4-puls AM-signalering, 1B-1B-kodning, et enkelt signal kan være fire kodningstilstande (00/01/10/11), det dobbelte af det foregående, hvilket giver mulighed for op til 30GHz frekvens.Men fordi PAM4-signalet er mere skrøbeligt end NRZ, er det udstyret med FEC forward fejlkorrektionsmekanisme for at rette signalfejl i linket og sikre dataintegritet

Ud over PAM4 og FEC er den sidste store teknologi i PCIe 6.0 brugen af ​​FLIT (Flow Control Unit)-kodning på det logiske niveau.Faktisk PAM4, FLIT er ikke en ny teknologi, i 200G+ ultra-højhastigheds-Ethernet har længe været anvendt, som PAM4 undladt at storstilet fremme af årsagen er, at det fysiske lag omkostningerne er for høje.

Derudover forbliver PCIe 6.0 bagudkompatibel.

PCIe 6.0 fortsætter med at fordoble I/O-båndbredden til 64GT/s ifølge traditionen, som anvendes på den faktiske PCIe 6.0X1 ensrettet båndbredde på 8GB/s, PCIe 6.0×16 ensrettet båndbredde på 128GB/s og pcie 6.0× 16 tovejs båndbredde på 256 GB/s.PCIe 4.0 x4 SSDS, som er meget brugt i dag, behøver kun PCIe 6.0 x1 for at gøre det.

PCIe 6.0 vil fortsætte 128b/130b-kodningen, der blev introduceret i PCIe 3.0-æraen.Ud over den originale CRC er det interessant at bemærke, at den nye kanalprotokol også understøtter PAM-4-kodningen, der bruges i Ethernet og GDDR6x, der erstatter PCIe 5.0 NRZ.Flere data kan pakkes i en enkelt kanal på samme tid, såvel som en datafejlkorrektionsmekanisme med lav latens, kendt som forward error correction (FEC) for at gøre stigende båndbredde mulig og pålidelig.

Mange mennesker kan stille spørgsmålstegn ved, PCIe 3.0-båndbredde er ofte ikke brugt op, hvad er PCIe 6.0 til brug?På grund af stigningen i data-hungrende applikationer, herunder kunstig intelligens, bliver IO-kanaler med hurtigere transmissionshastigheder i stigende grad efterspørgslen fra kunder på det professionelle marked, og den høje båndbredde af PCIe 6.0-teknologi kan fuldt ud låse op for ydeevnen af ​​produkter, der kræver høj IO båndbredde inklusive acceleratorer, maskinlæring og HPC-applikationer.PCI-SIG håber også at kunne drage fordel af den voksende bilindustri, som er et hot spot for halvledere, og PCI-Special Interest Group har dannet en ny PCIe Technology-arbejdsgruppe for at fokusere på, hvordan man øger anvendelsen af ​​PCIe-teknologi i bilindustrien industri, da økosystemets øgede efterspørgsel efter båndbredde er tydelig.Men da mikroprocessoren, GPU'en, IO-enheden og datalageret kan forbindes til datakanalen, pc'en for at opnå understøttelse af PCIe 6.0-grænsefladen, skal bundkortproducenterne være ekstra omhyggelige med at arrangere kablet, der kan håndtere højhastighedssignaler, og chipset-producenter skal også foretage relevante forberedelser.En talsmand for Intel afviste at sige, hvornår PCIe 6.0-understøttelse vil blive tilføjet til enheder, men bekræftede, at forbrugeren Alder Lake og serversiden Sapphire Rapids og Ponte Vecchio vil understøtte PCIe 5.0.NVIDIA afviste også at sige, hvornår PCIe 6.0 vil blive introduceret.BlueField-3 Dpus til datacentre understøtter dog allerede PCIe 5.0;PCIe Spec specificerer kun de funktioner, ydeevne og parametre, der skal implementeres på det fysiske lag, men specificerer ikke, hvordan disse skal implementeres.Med andre ord kan producenter designe den fysiske lagstruktur af PCIe efter deres egne behov og faktiske forhold for at sikre funktionalitet!Kabelproducenter kan spille mere plads!